d晶体管堆叠要容易的多。

这就跟修座钟，和修机械手表的难度相似，越是精密或者精度要求越高的难度越大。

而这结构原理，在实验室的3d晶体管的模型上可以很清楚的看出来，这就跟小孩搭积木一样，一层层的网上垒。

当然难点有两个。

一是设计，3d堆叠的芯片，其内部每层晶体管之间有逻辑联系，而不同层的逻辑电路之间，也通过特定的总线进行局部或者全局通信。

这就在绝缘层、半导体层、金属层及相应导线提出的了新的设计要求，不能向以前2d平面那样，通过平铺逻辑电路来解决。

而第二个，自然就是芯片加工上，要知道，芯片生产的每道工序都是有相应的成品率。

突然多了两倍的工序，良品率自然会显著下降，这就带来成本的上升。

而价格，是产品能否顺利推广的关键因素之一。

3d堆叠这种结构形式的芯片，最为适用的就是存储芯片上。

2019年三星、台积电，东芝基本上都已经做到九十多层。

可以说，在这项技术上，大有可为。

而且王岸然还想着靠存储芯片，赚一点小钱。

www.。m.